- SPHBM4 reduziert die Pin-Anzahl drastisch und bewahrt gleichzeitig die Bandbreitenleistung der Hyperscale-Klasse
- Organische Substrate reduzieren die Verpackungskosten und lockern die Routing-Einschränkungen in HBM-Designs
- Durch die Serialisierung wird die Komplexität in Signalisierungs- und Basislogik-Siliziumschichten verlagert
Speicher mit hoher Bandbreite haben sich rund um extrem breite parallele Schnittstellen entwickelt, und diese Designwahl hat sowohl Leistungs- als auch Kostenbeschränkungen definiert.
HBM3 verwendet 1024 Pins, eine Zahl, die bereits die Grenzen dichter Silizium-Interposer und fortschrittlicher Verpackungen überschreitet.
Die JEDEC Solid State Technology Association entwickelt eine Alternative namens Standard Package High Bandwidth Memory 4 (SPHBM4), die die Breite der physischen Schnittstelle reduziert und gleichzeitig den Gesamtdurchsatz beibehält.
Die HBM4-Schnittstelle verdoppelt HBM3
Die Standard-HBM4-Spezifikation verdoppelt die HBM3-Schnittstellenbreite auf 2.048 Pins, wobei digitale Signale durch jeden Kontakt geleitet werden, um den Gesamtdurchsatz zu erhöhen.
Dieser Skalierungsansatz verbessert die Bandbreite, erhöht aber auch die Routing-Komplexität, den Substratbedarf und die Herstellungskosten, was Systemdesigner beunruhigt.
Das geplante SPHBM4-Gerät verwendet 512 Pins und basiert auf einer 4:1-Serialisierung, während es mit einer höheren Signalfrequenz arbeitet.
In Bezug auf die Bandbreite wird erwartet, dass ein SPHBM4-Pin die äquivalente Arbeitslast von vier HBM4-Pins trägt.
Dieser Ansatz verlagert die Komplexität weg von der Anzahl der Pins und hin zu Signaltechnologie und Basislogikdesign.
Durch die Reduzierung der Pinanzahl werden größere Abstände zwischen den Kontakten ermöglicht, was sich direkt auf die Verpackungsoptionen auswirkt.
JEDEC gibt an, dass dieser entspannte Bump-Pitch den Anschluss an organische Substrate anstelle von Silizium-Interposern ermöglicht.
Siliziumsubstrate unterstützen sehr hohe Verbindungsdichten mit Abständen über 10 Mikrometern, während organische Substrate typischerweise näher an 20 Mikrometern arbeiten und weniger in der Herstellung kosten.
Der Interposer, der den Speicherstapel, seinen Basis-Logikchip und einen Beschleuniger verbindet, würde daher von einem siliziumbasierten Design zu einem organischen Substratdesign übergehen.
Von HBM4- und SPHBM4-Geräten wird erwartet, dass sie zumindest auf Spezifikationsebene die gleiche Speicherkapazität pro Stapel bieten.
Die Montage auf organischen Substraten ermöglicht jedoch längere Kanallängen zwischen Beschleuniger- und Speicherstapeln.
Diese Konfiguration ermöglicht möglicherweise mehr SPHBM4-Stacks pro Paket, was die Gesamtspeicherkapazität im Vergleich zu herkömmlichen HBM4-Layouts erhöhen könnte.
Um dieses Ergebnis zu erreichen, ist ein neu gestalteter Basis-Logikchip erforderlich, da SPHBM4-Speicherstapel im Vergleich zu HBM4 eine Reduzierung der Pinzahl um vier zu eins mit sich bringen.
HBM ist kein Allzweckspeicher und nicht für Verbrauchersysteme gedacht.
Seine Anwendungsfälle konzentrieren sich weiterhin auf KI-Beschleuniger, Hochleistungsrechnen usw GPUs In Rechenzentren betrieben von Hyperscalern.
Diese Käufer arbeiten in Größenordnungen, in denen sich die Speicherbandbreite direkt auf die Umsatzeffizienz auswirkt, was weitere Investitionen in teure Speichertechnologien rechtfertigt.
SPHBM4 verändert dieses Nutzungsmodell nicht, da es die Bandbreite und Kapazität der HBM-Klasse beibehält und gleichzeitig die Kostenstrukturen auf Systemebene optimiert, die hauptsächlich für Hyperscale-Bereitstellungen von Bedeutung sind.
Trotz Hinweisen auf geringere Kosten weist SPHBM4 nicht auf den Weg in den Verbrauchermarkt hin RAM Märkte.
Auch bei organischen Substraten bleibt SPHBM4 gestapelter Speicher mit einem speziellen Basis-Logikchip und enger Kopplung an Beschleuniger.
Diese Eigenschaften stimmen nicht mit DIMM-basierten Verbraucherspeicherarchitekturen, Preiserwartungen oder Motherboard-Designs überein.
Jegliche Kostensenkung gilt innerhalb des HBM-Ökosystems selbst und nicht im gesamten Speichermarkt.
Damit SPHBM4 jedoch zu einem brauchbaren Standard wird, ist die Unterstützung großer Anbieter erforderlich.
„JEDEC-Mitglieder gestalten aktiv die Standards, die Module der nächsten Generation für den Einsatz in KI-Rechenzentren definieren werden …“, sagte Mian Quddus, Vorsitzender des JEDEC-Vorstands.
Wichtige Zulieferer, darunter Micron, Samsungund SK Hynix sind JEDEC-Mitglieder und entwickeln bereits HBM4E-Technologien.
„Unsere #NuLink D2D/D2M #Interconnect-Lösung hat gezeigt, dass sie in der Lage ist, 4 TB/s Bandbreite in Standardpaketen zu erreichen, was bis zu dem Doppelten der Bandbreite entspricht, die für den … HBM4-Standard erforderlich ist. Daher freuen wir uns darauf, die Arbeit zu nutzen, die JEDEC mit SPHBM4 geleistet hat …“, sagte Eliyan, ein Unternehmen für Basis-Logikchip-Halbleiter.
Über Blöcke und Dateien
Folgen Sie TechRadar auf Google News Und Fügen Sie uns als bevorzugte Quelle hinzu um unsere Expertennachrichten, Rezensionen und Meinungen in Ihren Feeds zu erhalten. Klicken Sie unbedingt auf die Schaltfläche „Folgen“!
Und natürlich können Sie das auch Folgen Sie TechRadar auf TikTok für Neuigkeiten, Rezensionen, Unboxings in Videoform und erhalten Sie regelmäßige Updates von uns WhatsApp zu.
